( en | de | ru )

 

Disambiguierung von "Ha, Yajun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DVFS-Based Scrubbing Scheduling for Reliability Maximization on Parallel Tasks in SRAM-based FPGAs.

, , , und . DAC, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yajun Fang

Yajun Xiao

Yajun Cheng

Hoang Ha

Ngo Ha

 

Weitere Publikationen von Autoren mit dem selben Namen

Building a Virtual Framework for Networked Reconfigurable Hardware and Software Objects., , , , und . PDPTA, CSREA Press, (2000)Power-aware FPGA technology mapping for programmable-VT architectures (abstract only)., und . FPGA, Seite 268. ACM, (2012)Cryogenic quasi-static embedded DRAM for energy-efficient compute-in-memory applications., , , , , , , , , und 2 andere Autor(en). CoRR, (2023)Generalized Hyperbolic CORDIC and Its Logarithmic and Exponential Computation With Arbitrary Fixed Base., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (9): 2156-2169 (2019)An energy-efficient system on a programmable chip platform for cloud applications., , , , , , und . J. Syst. Archit., (2017)Unified data authenticated encryption for vehicular communication., , und . MWSCAS, Seite 1-4. IEEE, (2016)HRFF: Hierarchical and Recursive Floorplanning Framework for NoC-Based Scalable Multidie FPGAs., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 70 (11): 4295-4308 (November 2023)An automated, efficient and static bit-width optimization methodology towards maximum bit-width-to-error tradeoff with affine arithmetic model., und . ASP-DAC, Seite 886-891. IEEE, (2006)Fast and Accurate Interval-Based Timing Estimator for Variability-Aware FPGA Physical Synthesis Tools., , , und . FPL, Seite 279-284. IEEE, (2007)ParaFRo: A hybrid parallel FPGA router using fine grained synchronization and partitioning., , und . FPL, Seite 1-11. IEEE, (2016)