Autor der Publikation

A 28nm 8Kb Reconfigurable SRAM Computing-In-Memory Macro With Input-Sparsity Optimized DTC for Multi-Mode MAC Operations.

, , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (7): 3263-3267 (Juli 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

SAGERoute: Synergistic Analog Routing Considering Geometric and Electrical Constraints with Manual Design Compatibility., , , , , , , , und . DATE, Seite 1-6. IEEE, (2023)A 28nm 128TFLOPS/W Computing-In-Memory Engine Supporting One-Shot Floating-Point NN Inference and On-Device Fine-Tuning for Edge AI., , , , , , und . CICC, Seite 1-2. IEEE, (2024)A Calibration-Free 15-level/Cell eDRAM Computing-in-Memory Macro with 3T1C Current-Programmed Dynamic-Cascoded MLC achieving 233-to-304-TOPS/W 4b MAC., , , , , , , , , und . CICC, Seite 1-2. IEEE, (2023)SHREC'22 Track: Sketch-Based 3D Shape Retrieval in the Wild., , , , , , , , , und 15 andere Autor(en). CoRR, (2022)A 181.8dB FoMs Zoom Capacitance-to-Digital Converter with kT/C Noise Cancellation and Dead Band Operation., , , , , , , und . CICC, Seite 1-2. IEEE, (2024)30.5 A Variation-Tolerant In-eDRAM Continuous-Time Ising Machine Featuring 15-Level Coefficients and Leaked Negative-Feedback Annealing., , , , , , , , und . ISSCC, Seite 490-492. IEEE, (2024)A 9.7fJ/Conv.-Step Capacitive Sensor Readout Circuit with Incremental Zoomed Time Domain Quantization., , , , , , , und . CICC, Seite 1-2. IEEE, (2023)A 28nm 8Kb Reconfigurable SRAM Computing-In-Memory Macro With Input-Sparsity Optimized DTC for Multi-Mode MAC Operations., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 71 (7): 3263-3267 (Juli 2024)