( en | de | ru )

 

Disambiguierung von "O'Connor, Ian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FeFET based Logic-in-Memory: an overview.

, , , , , und . DTIS, Seite 1-6. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Daniel O'Connor

Max Iann

Gheorghe Iancu

Enrico Iannone

Nadia Ianeva

 

Weitere Publikationen von Autoren mit dem selben Namen

Guest Editorial: Emerging Technologies and Architectures for Manycore Computing Part 1: Hardware Techniques., , und . IEEE Trans. Multi Scale Comput. Syst., 4 (2): 97-98 (2018)Dependability of Alternative Computing Paradigms for Machine Learning: hype or hope?, , , , , , , und . DDECS, Seite 7-13. IEEE, (2022)CNTFET Modeling and Reconfigurable Logic-Circuit Design., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 54-I (11): 2365-2379 (2007)Exploiting Approximate Computing for Efficient and Reliable Convolutional Neural Networks., , und . ISVLSI, Seite 326. IEEE, (2022)Cross Layer Design for the Predictive Assessment of Technology-Enabled Architectures., , , , , , , , , und . DATE, Seite 1-10. IEEE, (2023)Optical look up table., , , , und . DATE, Seite 873-876. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Optical solutions for system-level interconnect.. SLIP, Seite 79-88. ACM, (2004)Energy and Performance Trade-off in Nanophotonic Interconnects using Coding Techniques., , , , , und . DAC, Seite 85:1-85:6. ACM, (2017)Mapping method of reconfigurable cell matrices based on nanoscale devices using inter-stage fixed interconnection scheme., , , , und . ICECS, Seite 888-891. IEEE, (2009)Logic cells and interconnect strategies for nanoscale reconfigurable computing fabrics., , , , , , und . ICECS, Seite 66-69. IEEE, (2010)