( en | de | ru )

 

Disambiguierung von "Chattopadhyay, Saranyu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
LeGO: A Learning-Guided Obfuscation Framework for Hardware IP Protection.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (4): 854-867 (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Anupam Chattopadhyay

Dhrupadi Chattopadhyay

Shamita Chattopadhyay

Renate Chattopadhyay

Sibylle Chattopadhyay

 

Weitere Publikationen von Autoren mit dem selben Namen

LeGO: A Learning-Guided Obfuscation Framework for Hardware IP Protection., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 41 (4): 854-867 (2022)A-QED Verification of Hardware Accelerators., , , , , , , , , und 3 andere Autor(en). DAC, Seite 1-6. IEEE, (2020)G-QED: Generalized QED Pre-silicon Verification beyond Non-Interfering Hardware Accelerators., , , , , , , , , und 2 andere Autor(en). DAC, Seite 1-6. IEEE, (2023)Cyclic Beneš Network Based Logic Encryption for Mitigating SAT-Based Attacks., und . ICCD, Seite 567-575. IEEE, (2019)Machine Learning Assisted Accurate Estimation of Usage Duration and Manufacturer for Recycled and Counterfeit Flash Memory Detection., , , und . ATS, Seite 49-54. IEEE, (2019)A Conditionally Chaotic Physically Unclonable Function Design Framework with High Reliability., , , , und . ACM Trans. Design Autom. Electr. Syst., 26 (6): 41:1-41:24 (2021)A novel technique for implementing reactance in spin domain using Spin Hall Effect.. Microelectron. J., (2018)STT-MRAM for Low Power Access for Read-Intensive Parallel Deep-Learning Architectures., , , und . iNIS, Seite 61-65. IEEE, (2017)Scaling Up Hardware Accelerator Verification using A-QED with Functional Decomposition., , , , , , , , , und 5 andere Autor(en). FMCAD, Seite 42-52. IEEE, (2021)Proof-Stitch: Proof Combination for Divide-and-Conquer SAT Solvers., , , , und . FMCAD, Seite 84-88. IEEE, (2022)