( en | de | ru )

 

Disambiguierung von "Raina, Priyanka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A-QED Verification of Hardware Accelerators.

, , , , , , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mohit Ajitkumar Raina

Robert Anton Rainalter

Priyanka Nannapaneni

Priyanka Shahi

Raina Yamamoto

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving Energy Efficiency of CGRAs with Low-Overhead Fine-Grained Power Domains., , , , , , , , , und 1 andere Autor(en). ACM Trans. Reconfigurable Technol. Syst., 16 (2): 26:1-26:28 (Juni 2023)Amber: A 16-nm System-on-Chip With a Coarse- Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 59 (3): 947-959 (März 2024)Amber: A 367 GOPS, 538 GOPS/W 16nm SoC with a Coarse-Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 13 andere Autor(en). VLSI Technology and Circuits, Seite 70-71. IEEE, (2022)Simba: Scaling Deep-Learning Inference with Multi-Chip-Module-Based Architecture., , , , , , , , , und 7 andere Autor(en). MICRO, Seite 14-27. ACM, (2019)MINOTAUR: An Edge Transformer Inference and Training Accelerator with 12 MBytes On-Chip Resistive RAM and Fine-Grained Spatiotemporal Power Gating., , , , , , , , , und 2 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2024)Onyx: A 12nm 756 GOPS/W Coarse-Grained Reconfigurable Array for Accelerating Dense and Sparse Applications., , , , , , , , , und 11 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2024)Cascade: An Application Pipelining Toolkit for Coarse-Grained Reconfigurable Arrays., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (10): 3055-3067 (Oktober 2024)APEX: A Framework for Automated Processing Element Design Space Exploration using Frequent Subgraph Analysis., , , , , , , , und . ASPLOS (3), Seite 33-45. ACM, (2023)High-density analog image storage in an analog-valued non-volatile memory array., , , , , , und . Neuromorph. Comput. Eng., 2 (4): 44018 (Dezember 2022)Hardware Abstractions and Hardware Mechanisms to Support Multi-Task Execution on Coarse-Grained Reconfigurable Arrays., , , , und . CoRR, (2023)