( en | de | ru )

 

Disambiguierung von "Calimera, Andrea"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Concurrent Pipeline Stages Optimization for Embedded Keyword Spotting.

, , , und . AIIoT, Seite 427-433. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andrea Witzenrath

Risikofaktoren für abdominelle Komplikationen nach kardiopulmonalem Bypass. Uni Erlangen-Nürnberg, (2009)

Andrea Rottach

Analysis of the cell cycle dependent dynamics of Dnmt1 and Np95 in living cells. Uni München, (2009)

Andrea Hruby

Die MAPKKK Bck1p des Zellwand-Integritätssignalwegs in der Bäckerhefe Saccharomyces cerevisiae. Uni Münster, (2009)

Michaela Andrea Fingas

Resultate nach radikaler Prostatektomie bei Patienten mit einem Prostatakarzinom Gleason 7-10. Uni Marburg, (2009)

Andrea Calker

 

Weitere Publikationen von Autoren mit dem selben Namen

Design and Characterization of Analog-to-Digital Converters using Graphene P-N Junctions., , , , und . ACM Great Lakes Symposium on VLSI, Seite 253-258. ACM, (2015)Reducing leakage power by accounting for temperature inversion dependence in dual-Vt synthesized circuits., , , und . ISLPED, Seite 217-220. ACM, (2008)Power modeling and characterization of Graphene-based logic gates., , , und . PATMOS, Seite 223-226. IEEE, (2013)Interactive presentation: Efficient computation of discharge current upper bounds for clustered sleep transistor sizing., , , , , und . DATE, Seite 1544-1549. EDA Consortium, San Jose, CA, USA, (2007)Sub-Row Sleep Transistor Insertion for Concurrent Clock-Gating and Power-Gating., , , , und . PATMOS, Volume 6951 von Lecture Notes in Computer Science, Seite 214-225. Springer, (2011)Design of a Flexible Reactivation Cell for Safe Power-Mode Transition in Power-Gated Circuits., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (9): 1979-1993 (2009)Dataflow Restructuring for Active Memory Reduction in Deep Neural Networks., und . DATE, Seite 114-119. IEEE, (2021)Integer ConvNets on Embedded CPUs: Tools and Performance Assessment on the Cortex-A Cores., , , und . ICECS, Seite 598-601. IEEE, (2019)EAST: Encoding-Aware Sparse Training for Deep Memory Compression of ConvNets., , und . AICAS, Seite 233-237. IEEE, (2020)NBTI-aware data allocation strategies for scratchpad memory based embedded systems., , , und . LATW, Seite 1-6. IEEE, (2011)