( en | de | ru )

 

Disambiguierung von "Paim, Guilherme"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low power SATD architecture employing multiple sizes Hadamard Transforms and adder compressors.

, , , , und . NEWCAS, Seite 277-280. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Guilherme Lepski

A comparative analysis of human adult mesenchymal and fetal neuronal stem cells with regard to their neurogenic potential. Uni Freiburg, (2009)

Rebecca Paimann

Wilhelmus Johannes Paimans

Rebecca Paimann

Volker Paimann

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploring NLMS and IPNLMS Adaptive Filtering VLSI Hardware Architectures for Robust EEG Signal Artifacts Elimination., , , , , und . ICECS, Seite 1-4. IEEE, (2020)AxASRE: A Novel Approach to Approximate Adder Synthesis Results Estimation., , , , und . DSN-W, Seite 183-186. IEEE, (2023)A Fixed-Point Natural Logarithm Approximation Hardware Design Using Taylor Series., , , und . NGCAS, Seite 53-56. IEEE, (2018)An efficient sub-sample interpolator hardware for VP9-10 standards., , , , , , , und . ICIP, Seite 2167-2171. IEEE, (2016)Pruning and approximation of coefficients for power-efficient 2-D Discrete Tchebichef Transform., , , , und . NEWCAS, Seite 25-28. IEEE, (2017)Power efficient 2-D rounded cosine transform with adder compressors for image compression., , , und . ICECS, Seite 348-351. IEEE, (2015)Exploiting absolute arithmetic for power-efficient sum of absolute differences., , , , , , und . ICECS, Seite 522-525. IEEE, (2017)Physical implementation of an ASIC-oriented SRAM-based viterbi decoder., , , , , , und . ICECS, Seite 526-529. IEEE, (2017)Exploring Efficient Adder Compressors for Power-Efficient Sum of Squared Differences Design., , , , und . ICECS, Seite 1-4. IEEE, (2020)Optimizing the Montgomery Modular Multiplier for a Power- and Area-Efficient Hardware Architecture., , , , , , , und . MWSCAS, Seite 1084-1087. IEEE, (2020)