Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Lowering Latency of Embedded Memory by Exploiting In-Cell Victim Cache Hierarchy Based on Emerging Multi-Level Memory Devices.

J. Wu, T. Liao, T. Li, Y. Xu, V. Narayanan, Y. Liu, H. Yang, und X. Li. ICCAD, Seite 1-9. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jinglan Wu

Recovery of citric acid from fermentation broth using simulated moving bed technology: = Reinigung von Zitronensäure aus Fermentationslösung durch kontinuierliche ChromatographieJ. Wu. Uni Erlangen-Nürnberg, (2009)

Zongmin Wu

Dagang Wu

Weijia Wu

Hongzhong Wu

Weitere Publikationen von Autoren mit dem selben Namen

Victor: A Variation-resilient Approach Using Cell-Clustered Charge-domain computing for High-density High-throughput MLC CiM.M. Lee, W. Tang, Y. Chen, J. Wu, H. Zhong, Y. Xu, Y. Liu, H. Yang, V. Narayanan, und X. Li. DAC, Seite 1-6. IEEE, (2023)Lowering Latency of Embedded Memory by Exploiting In-Cell Victim Cache Hierarchy Based on Emerging Multi-Level Memory Devices.J. Wu, T. Liao, T. Li, Y. Xu, V. Narayanan, Y. Liu, H. Yang, und X. Li. ICCAD, Seite 1-9. IEEE, (2023)Design of Almost-Nonvolatile Embedded DRAM Using Nanoelectromechanical Relay Devices.H. Zhong, M. Gu, J. Wu, H. Yang, und X. Li. DATE, Seite 1223-1228. IEEE, (2020)FeFET-based low-power bitwise logic-in-memory with direct write-back and data-adaptive dynamic sensing interface.M. Lee, W. Tang, B. Xue, J. Wu, M. Ma, Y. Wang, Y. Liu, D. Fan, V. Narayanan, H. Yang und 1 andere Autor(en). ISLPED, Seite 127-132. ACM, (2020)CafeHD: A Charge-Domain FeFET-Based Compute-in-Memory Hyperdimensional Encoder with Hypervector Merging.T. Li, H. Zhong, J. Wu, T. Kämpfe, K. Ni, V. Narayanan, H. Yang, und X. Li. DATE, Seite 1-6. IEEE, (2024)Adaptive Circuit Approaches to Low-Power Multi-Level/Cell FeFET Memory.J. Wu, Y. Xu, B. Xue, Y. Wang, Y. Liu, H. Yang, und X. Li. ASP-DAC, Seite 407-413. IEEE, (2020)Exploiting FeFET Switching Stochasticity for Low-Power Reconfigurable Physical Unclonable Function.X. Guo, X. Ma, F. Müller, R. Olivo, J. Wu, K. Ni, T. Kämpfe, Y. Liu, H. Yang, und X. Li. ESSCIRC, Seite 119-122. IEEE, (2021)A 3T/Cell Practical Embedded Nonvolatile Memory Supporting Symmetric Read and Write Access Based on Ferroelectric FETs.J. Wu, H. Zhong, K. Ni, Y. Liu, H. Yang, und X. Li. DAC, Seite 82. ACM, (2019)An 8T/Cell FeFET-Based Nonvolatile SRAM with Improved Density and Sub-fJ Backup and Restore Energy.J. Wang, N. Xiu, J. Wu, Y. Chen, Y. Sun, H. Yang, V. Narayanan, S. George, und X. Li. ISCAS, Seite 3408-3412. IEEE, (2022)Enabling New Computing Paradigms with Emerging Symmetric-Access Memories.J. Wu, M. Gu, H. Zhong, Y. Tao, F. Qiao, H. Yang, und X. Li. NANOARCH, Seite 1-6. IEEE, (2019)

BibSonomy

Disambiguierung von "Wu, Juejian"

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Jinglan Wu

Zongmin Wu

Dagang Wu

Weijia Wu

Hongzhong Wu

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung

BibSonomy

Disambiguierung von "Wu, Juejian"

KopierenLöschenDiese Publikation zur Ablage hinzufügenCommunity-EintragVersionsverlauf dieses EintragsURLDOIBibTeXEndNoteAPAChicagoDIN 1505HarvardMSOffice XML Lowering Latency of Embedded Memory by Exploiting In-Cell Victim Cache Hierarchy Based on Emerging Multi-Level Memory Devices.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Jinglan Wu

Zongmin Wu

Dagang Wu

Weijia Wu

Hongzhong Wu

Weitere Publikationen von Autoren mit dem selben Namen

Disambiguierung