( en | de | ru )

 

Disambiguierung von "DeMara, Ronald F."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Delay-insensitive gate-level pipelining.

, , , , und . Integr., 30 (2): 103-131 (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ronald Keipert

Acmella ciliata (H.B.K.) Cassini: phytochemische und enzymatische Untersuchungen, galenische Präformulierungen. FU Berlin, (2009)

-F Garcia

F Weißbach

F Schmidt

F Himmel

 

Weitere Publikationen von Autoren mit dem selben Namen

Composite spintronic accuracy-configurable adder for low power Digital Signal Processing., , , und . ISQED, Seite 391-396. IEEE, (2017)Lockdown Computerized Testing Interwoven with Rapid Remediation: A Crossover Study within a Mechanical Engineering Core Course., , und . FIE, Seite 1-9. IEEE, (2018)Guest Editorial: IEEE Transactions on Computers and IEEE Transactions on Emerging Topics in Computing Joint Special Section on Innovation in Reconfigurable Computing Fabrics from Devices to Architectures., , und . IEEE Trans. Computers, 66 (6): 927-929 (2017)Sustainability assurance modeling for SRAM-based FPGA evolutionary self-repair., , , und . ICES, Seite 17-22. IEEE, (2014)Progress in autonomous fault recovery of field programmable gate arrays., , und . ACM Comput. Surv., 43 (4): 31:1-31:30 (2011)Electrically-Tunable Stochasticity for Spin-based Neuromorphic Circuits: Self-Adjusting to Variation., , , , und . MWSCAS, Seite 81-84. IEEE, (2020)Synthesis of normally-off boolean circuits: An evolutionary optimization approach utilizing spintronic devices., , und . ISQED, Seite 49-54. IEEE, (2018)Optimization of NULL convention self-timed circuits., , , , und . Integr., 37 (3): 135-165 (2004)AQuRate: MRAM-based Stochastic Oscillator for Adaptive Quantization Rate Sampling of Sparse Signals., , , , und . ACM Great Lakes Symposium on VLSI, Seite 359-362. ACM, (2019)Scalable Adaptive Spintronic Reconfigurable Logic Using Area-Matched MTJ Design., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 63-II (7): 678-682 (2016)