( en | de | ru )

 

Disambiguierung von "Pamula, Rajesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Model Predictive Control of an Integrated Buck Converter for Digital SoC Domains in 65nm CMOS.

, , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Danuta Pamula

Rajesh Saiju

Hybrid Power System Modelling - Simulation and Energy Management Unit Development. Uni Kassel, (2008)

Rajesh Chitta

Rajesh Saiju

Rajesh Narasimha

 

Weitere Publikationen von Autoren mit dem selben Namen

A Unified Clock and Switched-Capacitor-Based Power Delivery Architecture for Variation Tolerance in Low-Voltage SoC Domains., , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1173-1184 (2019)An All-Digital Unified Clock Frequency and Switched-Capacitor Voltage Regulator for Variation Tolerance in a Sub-Threshold ARM Cortex M0 Processor., , , , , , , und . VLSI Circuits, Seite 65-66. IEEE, (2018)Computationally Enabled Minimum Total Energy Tracking for a Performance Regulated Sub-Threshold Microprocessor in 65-nm CMOS., , und . IEEE J. Solid State Circuits, 55 (2): 494-504 (2020)An All-Digital True-Random-Number Generator with Integrated De-correlation and Bias Correction at 3.2-to-86 MB/S, 2.58 PJ/Bit in 65-NM CMOS., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2018)Computationally Enabled Total Energy Minimization Under Performance Requirements for a Voltage-Regulated 0.38-to-0.58V Microprocessor in 65nm CMOS., , , , und . ISSCC, Seite 312-314. IEEE, (2019)A 46-channel Vector Stimulator with 50mV Worst-Case Common-Mode Artifact for Low-Latency Adaptive Closed-Loop Neuromodulation., , , , , , , , , und . CICC, Seite 1-2. IEEE, (2021)Model Predictive Control of an Integrated Buck Converter for Digital SoC Domains in 65nm CMOS., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)UniCaP-2: Phase-Locked Adaptive Clocking with Rapid Clock Cycle Recovery in 65nm CMOS., , , , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)A Single-Inductor 4-Output SoC with Dynamic Droop Allocation and Adaptive Clocking for Enhanced Performance and Energy Efficiency in 65nm CMOS., , , , , und . ISSCC, Seite 416-418. IEEE, (2021)A 172 µW Compressively Sampled Photoplethysmographic (PPG) Readout ASIC With Heart Rate Estimation Directly From Compressively Sampled Data., , , , , , , und . IEEE Trans. Biomed. Circuits Syst., 11 (3): 487-496 (2017)