( en | de | ru )

 

Disambiguierung von "Akella, Venkatesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Synchroscalar: Initial Lessons in Power-Aware Design of a Tile-Based Embedded Architecture.

, , , , , , , , , und . PACS, Volume 3164 von Lecture Notes in Computer Science, Seite 73-85. Springer, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Venkatesh Kolluru

Venkatesh Ramakrishnan

Alagarswamy Venkatesh

Ganesh Venkatesh

Balakrishnan Venkatesh

 

Weitere Publikationen von Autoren mit dem selben Namen

A transformational approach to asynchronous high-level synthesis., und . VLSI, Volume A-42 von IFIP Transactions, Seite 201-210. North-Holland, (1993)Markov decision process (MDP) framework for optimizing software on mobile phones., , , , und . EMSOFT, Seite 11-20. ACM, (2009)Scheduling optical packets in wavelength, time, and space domains for all-optical packet switching routers., , , und . ICC, Seite 1836-1842. IEEE, (2005)Parallel Composition of Lockstep Synchronous Processes for Hardware Validation: Divide-and-Conquer Composition., , und . Automatic Verification Methods for Finite State Systems, Volume 407 von Lecture Notes in Computer Science, Seite 374-382. Springer, (1989)Improving Provisioned Power Efficiency in HPC Systems with GPU-CAPP., , , , und . HiPC, Seite 112-122. IEEE, (2018)From Process-Oriented Functional Specifications to Efficient Asynchronous Circuits., und . VLSI Design, Seite 324-325. IEEE Computer Society, (1992)Improving Execution Time of Parallel Programs on Large Scale Chip Multiprocessors with Constant Average Power Processing., , , , und . ICCD, Seite 649-652. IEEE Computer Society, (2017)SoK: Limitations of Confidential Computing via TEEs for High-Performance Compute Systems., , , und . SEED, Seite 121-132. IEEE, (2022)Scalable Hardware Accelerator for Mini-Batch Gradient Descent., und . ACM Great Lakes Symposium on VLSI, Seite 159-164. ACM, (2018)Synchroscalar: A Multiple Clock Domain, Power-Aware, Tile-Based Embedded Processor., , , , , , , , und . ISCA, Seite 150-161. IEEE Computer Society, (2004)