Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Sinusoidal signal generation for mixed-signal BIST using a harmonic-cancellation technique., , , und . LASCAS, Seite 1-4. IEEE, (2013)A harmonic cancellation-based high-frequency on-chip sinusoidal signal generator with calibration using a coarse-fine delay cell., , , und . ISCAS, Seite 1-5. IEEE, (2023)A 5-DC-parameter MOSFET model for circuit simulation in QucsStudio and SPECTRE., , , , , , , , und . NEWCAS, Seite 1-5. IEEE, (2023)mm-Wave Single-Pole Double-Throw switches: HBT- vs MOSFET-based designs., , , , , , , und . NEWCAS, Seite 1-4. IEEE, (2021)A 65nm CMOS Ramp Generator Design and its Application Towards a BIST Implementation of the Reduced-Code Static Linearity Test Technique for Pipeline ADCs., , , , , , und . J. Electron. Test., 32 (4): 407-421 (2016)A self-referenced on-chip jitter BIST with sub-picosecond resolution in 28 nm FD-SOI technology., , und . VLSI-SoC, Seite 1-6. IEEE, (2022)A Comprehensive End-to-end Solution for a Secure and Dynamic Mixed-signal 1687 System., , , , , , , , , und 1 andere Autor(en). IOLTS, Seite 1-4. IEEE, (2020)Reduced-Code Techniques for On-Chip Static Linearity Test of SAR ADCs., , und . VLSI-SoC, Seite 263-268. IEEE, (2019)On-chip reduced-code static linearity test of Vcm-based switching SAR ADCs using an incremental analog-to-digital converter., , , und . ETS, Seite 1-2. IEEE, (2020)Guest Editorial: Analog, Mixed-Signal and RF Testing., und . J. Electron. Test., 33 (3): 281-282 (2017)