( en | de | ru )

 

Disambiguierung von "Drake, Alan J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimization and modeling of resonant clocking inductors for the POWER8TM microprocessor.

, , , , und . CICC, Seite 1-4. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alan J Cienki

Alan J Kallir

Susanne Drake

Indre Drake

Harold Drake

 

Weitere Publikationen von Autoren mit dem selben Namen

Introducing the Adaptive Energy Management Features of the Power7 Chip., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 31 (2): 60-75 (2011)CGaAs PowerPC FXU., , , , , , , und . DAC, Seite 730-735. ACM, (2000)Resonant clocking using distributed parasitic capacitance., , , , und . CICC, Seite 647-650. IEEE, (2003)Evaluation of Dynamic-Threshold Logic for Low-Power VLSI Design in 0.13um PD-SOI., , und . VLSI-SOC, Seite 263-. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)5.3 Wide-frequency-range resonant clock with on-the-fly mode changing for the POWER8TM microprocessor., , , , , , , , , und . ISSCC, Seite 100-101. IEEE, (2014)Innovative practices session 7C: Self-calibration & trimming., , , und . VTS, Seite 1. IEEE Computer Society, (2013)A Distributed Critical-Path Timing Monitor for a 65nm High-Performance Microprocessor., , , , , , , , und . ISSCC, Seite 398-399. IEEE, (2007)Runtime power reduction capability of the IBM POWER7+ chip., , , , , , , , , und . IBM J. Res. Dev., (2013)A microprocessor design project in an introductory VLSI course., , , und . IEEE Trans. Educ., 43 (3): 353-361 (2000)Adaptive energy management features of the POWER7TM processor., , , , , , und . Hot Chips Symposium, Seite 1-18. IEEE, (2010)