Autor der Publikation

A Fully Adaptive 19-58-Gb/s PAM-4 and 9.5-29-Gb/s NRZ Wireline Transceiver With Configurable ADC in 16-nm FinFET.

, , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 54 (1): 18-28 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

3.7 A 40-to-64Gb/s NRZ transmitter with supply-regulated front-end in 16nm FinFET., , , , , , , , und . ISSCC, Seite 68-70. IEEE, (2016)A 0.5-28GB/S Wireline Tranceiver with 15-Tap DFE and Fast-Locking Digital CDR in 7NM FinFET., , , , , , , , , und 7 andere Autor(en). VLSI Circuits, Seite 145-146. IEEE, (2018)A 0.5-16.3Gbps multi-standard serial transceiver with 219mW/channel in 16nm FinFET., , , , , , , , , und 7 andere Autor(en). ESSCIRC, Seite 297-300. IEEE, (2016)6.1 A 112Gb/s PAM-4 Long-Reach Wireline Transceiver Using a 36-Way Time-Interleaved SAR-ADC and Inverter-Based RX Analog Front-End in 7nm FinFET., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 116-118. IEEE, (2020)A 2.25pJ/bit Multi-lane Transceiver for Short Reach Intra-package and Inter-package Communication in 16nm FinFET., , , , , , , , , und 9 andere Autor(en). CICC, Seite 1-8. IEEE, (2019)A 1.24-pJ/b 112-Gb/s (870 Gb/s/Mm) Transceiver for In-Package Links in 7-nm FinFET., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 57 (4): 1199-1210 (2022)A 1.24pJ/b 112Gb/s (870Gbps/mm) Transceiver for In-package Links in 7nm FinFET., , , , , , , , , und 3 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2021)A Fully Adaptive 19-58-Gb/s PAM-4 and 9.5-29-Gb/s NRZ Wireline Transceiver With Configurable ADC in 16-nm FinFET., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 54 (1): 18-28 (2019)A fully adaptive 19-to-56Gb/s PAM-4 wireline transceiver with a configurable ADC in 16nm FinFET., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 108-110. IEEE, (2018)A O.96pJ/b 7 × 50Gb/s-per-Fiber WDM Receiver with Stacked 7nm CMOS and 45nm Silicon Photonic Dies., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 204-205. IEEE, (2023)