( en | de | ru )

 

Disambiguierung von "Chi, Yuze"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RapidStream: Parallel Physical Implementation of FPGA HLS Designs.

, , , , , , , , , und . FPGA, Seite 1-12. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sotetsu Yuzen

Chi Chu

Hsin Chi

Jian Chi

Mei Chi

 

Weitere Publikationen von Autoren mit dem selben Namen

HeteroHalide: From Image Processing DSL to Efficient FPGA Acceleration., , und . FPGA, Seite 51-57. ACM, (2020)Callipepla: Stream Centric Instruction Set and Mixed Precision for Accelerating Conjugate Gradient Solver., , , , , und . CoRR, (2022)PASTA: Programming and Automation Support for Scalable Task-Parallel HLS Programs on Modern Multi-Die FPGAs., , , , , und . FCCM, Seite 12-22. IEEE, (2023)Design Automation and Optimization for Memory-Bound Application Accelerators.. University of California, Los Angeles, USA, (2021)Analysis and Optimization of the Implicit Broadcasts in FPGA HLS to Improve Maximum Frequency., , , , , , , und . FPGA, Seite 311. ACM, (2020)FPGP: Graph Processing Framework on FPGA A Case Study of Breadth-First Search., , , und . FPGA, Seite 105-110. ACM, (2016)TARO: Automatic Optimization for Free-Running Kernels in FPGA High-Level Synthesis., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (7): 2423-2427 (Juli 2023)Extending High-Level Synthesis for Task-Parallel Programs., , , , , und . FCCM, Seite 204-213. IEEE, (2021)SASA: A Scalable and Automatic Stencil Acceleration Framework for Optimized Hybrid Spatial and Temporal Parallelism on HBM-based FPGAs., , , , , und . CoRR, (2022)TAPA-CS: Enabling Scalable Accelerator Design on Distributed HBM-FPGAs., , , , und . CoRR, (2023)