Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hardware/software partitioning and minimizing memory interface traffic., , , , und . EURO-DAC, Seite 226-231. IEEE Computer Society, (1994)Validation of Pipelined Double-precision Floating Point operations in a multi-core environment implemented on FPGA using the ForSyDe/NoC system generator tool suite., , und . NORCHIP, Seite 1-6. IEEE, (2014)An improved transmission scheme for error-prone inter-chip network-on-chip communication links implemented on FPGAs., und . FPGAworld, Seite 8:1-8:6. ACM, (2013)Toward a scalable test methodology for 2D-mesh Network-on-Chips., und . DATE, Seite 367-372. EDA Consortium, San Jose, CA, USA, (2007)Grammar-Based Hardware Synthesis of Data Communication Protocols., , und . ISSS, Seite 14-19. ACM / IEEE Computer Society, (1996)Revolver: A High-Performance MIMD Architecture for Collision Free Computing., und . EUROMICRO, Seite 10301-. IEEE Computer Society, (1998)Globally asynchronous locally synchronous architecture for large high-performance ASICs., , , , , , , , und . ISCAS (2), Seite 512-515. IEEE, (1999)Testing of an off-chip NoC protocol using a BIST/Synthesizable Testbench approach., und . NORCHIP, Seite 1-5. IEEE, (2012)SAFEPOWER project: Architecture for safe and power-efficient mixed-criticality systems., , , , , , , , , und 8 andere Autor(en). Microprocess. Microsystems, (2017)Simulation and Analysis of Embedded DSP Systems Using MASIC Methodology., , und . DATE, Seite 11100-11101. IEEE Computer Society, (2003)