( en | de | ru )

 

Disambiguierung von "Hoang, Trong-Thuc"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
ChaCha20-Poly1305 Crypto Core Compatible with Transport Layer Security 1.3.

, , , , , , und . ISOCC, Seite 17-18. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Phan Trong Hoang

Lequy Thuc

Trong Hung Quang

Trong-Phat-Le

Nguyên Thuc Nhu

 

Weitere Publikationen von Autoren mit dem selben Namen

An FPGA-Based Hardware Accelerator for Energy-Efficient Bitmap Index Creation., , , , und . CoRR, (2018)FPGA-based frequent items counting using matrix of equality comparators., , , , , , und . MWSCAS, Seite 285-288. IEEE, (2017)High-Speed NTT Accelerator for CRYSTAL-Kyber and CRYSTAL-Dilithium., , , und . IEEE Access, (2024)ChaCha20-Poly1305 Crypto Core Compatible with Transport Layer Security 1.3., , , , , , und . ISOCC, Seite 17-18. IEEE, (2021)A hybrid adaptive CORDIC in 65nm SOTB CMOS process., , , , und . ISCAS, Seite 2158-2161. IEEE, (2016)Unified-pipelined NTT Architecture for Polynomial Multiplication in Lattice-based Cryptosystems., , , , und . ISCAS, Seite 1-5. IEEE, (2024)An Efficient Hiding Countermeasure with Xilinx MMCM Primitive in Spread Mode., , , , und . ISCAS, Seite 1-5. IEEE, (2024)Live Demonstration: Real-Time Auto-Exposure Histogram Equalization Video-System using Frequent Items Counter., , , , , und . ISCAS, Seite 1. IEEE, (2019)VLSI Design of Frequent Items Counting Using Binary Decoders Applied to 8-bit per Item Case-study., , , , und . PRIME, Seite 161-164. IEEE, (2018)A Fully Digital True Random Number Generator With Entropy Source Based in Frequency Collapse., , , , , , , und . IEEE Access, (2021)