( en | de | ru )

 

Disambiguierung von "Kang, Kunhyuk"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Characterization of NBTI induced temporal performance degradation in nano-scale SRAM array using IDDQ.

, , und . ITC, Seite 1-10. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mihyun Kang

Ewha Kang

Kang Teng

Andree Kang

Namhi Kang

 

Weitere Publikationen von Autoren mit dem selben Namen

On-Chip Variability Sensor Using Phase-Locked Loop for Detecting and Correcting Parametric Timing Failures., , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (2): 270-280 (2010)Accurate estimation and modeling of total chip leakage considering inter- & intra-die process variations., , und . ICCAD, Seite 736-741. IEEE Computer Society, (2005)Characterization and Estimation of Circuit Reliability Degradation under NBTI using On-Line IDDQ Measurement., , , , und . DAC, Seite 358-363. IEEE, (2007)Timed Input Pattern Generation for an Accurate Delay Calculation Under Multiple Input Switching., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (3): 497-502 (2010)Statistical timing analysis using levelized covariance propagation considering systematic and random variations of process parameters., , und . ACM Trans. Design Autom. Electr. Syst., 11 (4): 848-879 (2006)Characterization of NBTI induced temporal performance degradation in nano-scale SRAM array using IDDQ., , und . ITC, Seite 1-10. IEEE Computer Society, (2007)Negative Bias Temperature Instability: Estimation and Design for Improved Reliability of Nanoscale Circuits., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 26 (4): 743-751 (2007)Efficient Transistor-Level Sizing Technique under Temporal Performance Degradation due to NBTI., , , und . ICCD, Seite 216-221. IEEE, (2006)Variation Resilient Low-Power Circuit Design Methodology using On-Chip Phase Locked Loop., , und . DAC, Seite 934-939. IEEE, (2007)Estimation of statistical variation in temporal NBTI degradation and its impact on lifetime circuit performance., , , und . ICCAD, Seite 730-734. IEEE Computer Society, (2007)