( en | de | ru )

 

Disambiguierung von "Ghaffari, Fakhreddine"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fast SRAM-FPGA fault injection platform based on dynamic partial reconfiguration.

, , , , , und . ICM, Seite 144-147. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lotfali Ghaffari

Ataolah Ghaffari

Amir Ghaffari

Ardeschir Ghaffari

Amir Ghaffari

 

Weitere Publikationen von Autoren mit dem selben Namen

Probabilistic model of AFDX frames reception for end system backlog assessment., , , , , und . SIES, Seite 1-6. IEEE, (2017)Reliability Enhancement for Multi-level Cell NAND Flash Memory Using Error Asymmetry., , , und . APCC, Seite 502-506. IEEE, (2019)A Probabilistic Parallel Bit-Flipping Decoder for Low-Density Parity-Check Codes., , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (1): 403-416 (2019)Error rate estimation of a design implemented in an FPGA based on the operating conditions., , , und . EWDTS, Seite 1-7. IEEE Computer Society, (2017)Reliability assessment of backward error recovery for SRAM-based FPGAs., , , und . IDT, Seite 248-252. IEEE, (2014)Dynamic and On-Line Design Space Exploration for Reconfigurable Architectures., , , und . Trans. High Perform. Embed. Archit. Compil., (2007)Multi-Mode Low-Latency Software-Defined Error Correction for Data Centers., , , und . ICCCN, Seite 1-8. IEEE, (2017)Noise-aided gradient descent bit-flipping decoders approaching maximum likelihood decoding., , , , , und . ISTC, Seite 300-304. IEEE, (2016)Dynamic Application Model for Scheduling with Uncertainty on Reconfigurable Architectures., , , und . Int. J. Reconfigurable Comput., (2011)Design of High-Performance and Area-Efficient Decoder for 5G LDPC Codes., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (2): 879-891 (2021)