Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Physics-based device aging modelling framework for accurate circuit reliability assessment., , , , , , , , , und . IRPS, Seite 1-6. IEEE, (2021)Transient voltage overshoot in TLP testing - Real or artifact?, , , , , und . Microelectron. Reliab., 47 (7): 1016-1024 (2007)Gate oxide breakdown in FET devices and circuits: From nanoscale physics to system-level reliability., , , und . Microelectron. Reliab., 47 (4-5): 559-566 (2007)NBTI in Si0.55Ge0.45 cladding p-FinFETs: Porting the superior reliability from planar to 3D architectures., , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)ESD protection diodes in optical interposer technology., , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Understanding the memory window in 1T-FeFET memories: a depolarization field perspective., , , , , , , und . IMW, Seite 1-4. IEEE, (2021)The Influence of Gate Bias on the Anneal of Hot-Carrier Degradation., , , , , und . IRPS, Seite 1-7. IEEE, (2020)Degradation analysis of datapath logic subblocks under NBTI aging in FinFET technology., , , , , , , , , und . ISQED, Seite 473-479. IEEE, (2014)Impact of slow and fast oxide traps on In0.53Ga0.47As device operation studied using CET maps., , , , , , und . IRPS, Seite 5. IEEE, (2018)Superior reliability and reduced Time-Dependent variability in high-mobility SiGe channel pMOSFETs for VLSI logic applications., , , , , , , , , und 6 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2012)