( en | de | ru )

 

Disambiguierung von "Saluja, Kewal K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel ATPG Method for Capture Power Reduction during Scan Testing.

, , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Heinz Kewald

Kewal Krishen Mehta

Aman K K Bhasin

K Schweizerhof

K Böning

 

Weitere Publikationen von Autoren mit dem selben Namen

A Data Compression Technique for Built-In Self-Test., , und . IEEE Trans. Computers, 37 (9): 1151-1156 (1988)Correction: IEEE Transactions on Computers 38(2): 320 (1989).Modeling Detection Latency with Collaborative Mobile Sensing Architecture., , und . IEEE Trans. Computers, 58 (5): 692-705 (2009)Hypergraph Coloring and Reconfigured RAM Testing., und . IEEE Trans. Computers, 43 (6): 725-736 (1994)Testing Computer Hardware through Data Compression in Space and Time., und . ITC, Seite 83-88. IEEE Computer Society, (1983)Instruction-based delay fault self-testing of pipelined processor cores., , , und . ISCAS (6), Seite 5686-5689. IEEE, (2005)Easily Testable Two-Dimensional Cellular Logic Arrays., und . IEEE Trans. Computers, 23 (11): 1204-1207 (1974)Test Generation for Delay Faults on Clock Lines under Launch-on-Capture Test Environment., , , und . IEICE Trans. Inf. Syst., 96-D (6): 1323-1331 (2013)Routing TCP Flows in Underwater Mesh Networks., , und . IEEE J. Sel. Areas Commun., 29 (10): 2022-2032 (2011)Delay Fault Testing of Processor Cores in Functional Mode., , , und . IEICE Trans. Inf. Syst., 88-D (3): 610-618 (2005)Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools., , , , und . IEICE Trans. Inf. Syst., 91-D (3): 690-699 (2008)