( en | de | ru )

 

Disambiguierung von "Mocuta, Anda"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
New methodology for modelling MOL TDDB coping with variability.

, , , , , und . IRPS, Seite 3. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ahmad Anda

Anda Napo

László Anda

Valér anda

Muzaffer Andaç

 

Weitere Publikationen von Autoren mit dem selben Namen

Nonparabolicity and confinement effects of IIIV materials in novel transistors., , und . ICICDT, Seite 1-3. IEEE, (2015)Assessment of SiGe quantum well transistors for DRAM peripheral applications., , , , , , , , , und 1 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)Modeling FinFET metal gate stack resistance for 14nm node and beyond., , , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)CDM-Time Domain Turn-on Transient of ESD Diodes in Bulk FinFET and GAA NW Technologies., , , , , , , , , und . IRPS, Seite 1-7. IEEE, (2019)Direct Temperature Measurement for VLSI Circuits and 3-D Modeling of Self-Heating in Sub-0.13 mum SOI Technologies., , , , , und . VLSI Design, Seite 697-702. IEEE Computer Society, (2005)Non-uniform strain in lattice-mismatched heterostructure tunnel field-effect transistors., , , , , , und . ESSDERC, Seite 412-415. IEEE, (2016)Impact of fin shape variability on device performance towards 10nm node., , , , , , , , , und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)SRAM designs for 5nm node and beyond: Opportunities and challenges., , , , , und . ICICDT, Seite 1-4. IEEE, (2017)Process, Circuit and System Co-optimization of Wafer Level Co-Integrated FinFET with Vertical Nanosheet Selector for STT-MRAM Applications., , , , , , , , , und 2 andere Autor(en). DAC, Seite 13. ACM, (2019)Device circuit and technology co-optimisation for FinFET based 6T SRAM cells beyond N7., , , , , , , , , und 2 andere Autor(en). ESSDERC, Seite 256-259. IEEE, (2017)