Autor der Publikation

Partially Parallel Scan Chain for Test Length Reduction by Using Retiming Technique.

, , und . Asian Test Symposium, Seite 94-99. IEEE Computer Society, (1996)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of High-Level Test Language for Digital LSI., , und . ITC, Seite 508-513. IEEE Computer Society, (1983)Cascade Realization of 3-Input 3-Output Conservative Logic Circuits., und . IEEE Trans. Computers, 27 (3): 214-221 (1978)Realization of Minimum Circuits with Two-Input Conservative Logic Elements., und . IEEE Trans. Computers, 27 (8): 749-752 (1978)Removal of Redundancy in Logic Circuits under Classification of Undetectable Faults., , und . FTCS, Seite 263-270. IEEE Computer Society, (1992)Extended selection of switching target faults in CONT algorithm for test generation., und . J. Electron. Test., 1 (3): 183-189 (1990)SAT-Based Test Generation for Open Faults Using Fault Excitation Caused by Effect of Adjacent Lines., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (12): 2561-2567 (2013)A Novel ATPG Method for Capture Power Reduction during Scan Testing., , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)Design of testing circuit and test generation for built-in current testing., , und . Syst. Comput. Jpn., 24 (5): 73-82 (1993)A BIST Circuit for IDDQ Tests., , , , , und . Asian Test Symposium, Seite 390-395. IEEE Computer Society, (2003)Memory reduction of IDDQ test compaction for internal and external bridging faults., und . Asian Test Symposium, Seite 350-355. IEEE Computer Society, (2000)