Autor der Publikation

Synthesis of area-efficient VLSI architectures for vector and matrix multiplication.

, und . IEEE Symposium on Computer Arithmetic, Seite 13-20. IEEE Computer Society, (1987)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

The Parallel Performance of a Groundwater Flow Code on the Cray T3D., , , und . PPSC, Seite 131-136. SIAM, (1995)Advanced Serial-Data Computation., und . J. Parallel Distributed Comput., 5 (3): 228-249 (1988)Integrating ns-3 model construction, description, preprocessing, execution, and visualization., , , , , , , und . SimuTools, Seite 176-181. ICST/ACM, (2013)Pushing the envelope in distributed ns-3 simulations: one billion nodes., , , , und . WNS3, Seite 67-74. ACM, (2015)Full-span structural compilation of DSP hardware., , , , , , und . ICASSP, Seite 495-498. IEEE, (1987)Serial/Parallel architectures for area-efficient vector multiplication., und . ICASSP, Seite 539-542. IEEE, (1987)Techniques to increase the computational throughput of bit-serial architectures., , und . ICASSP, Seite 543-546. IEEE, (1987)Synthesis of area-efficient VLSI architectures for vector and matrix multiplication., und . IEEE Symposium on Computer Arithmetic, Seite 13-20. IEEE Computer Society, (1987)The Design and Evolution of Zipcode., , , , und . Parallel Comput., 20 (4): 565-596 (1994)A comparison of micro-DSP and Silicon compiler implementations of a polyphase network filter bank., , , , , und . ICASSP, Seite 2207-2210. IEEE, (1986)