Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS.

H. Lee, W. Yun, Y. Choi, H. Choi, J. Lee, K. Kim, S. Kang, J. Yang, J. Kang, H. Lee, D. Lee, S. Sim, Y. Kim, W. Choi, K. Song, S. Shin, H. Moon, S. Kwack, J. Lee, N. Park, K. Kim, Y. Choi, J. Ahn, und B. Chung. ISSCC, Seite 140-141. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jin Kyoung Choi

Kyoung Moo Choi

Se-Young Choi

Young-Soon Choi

Jin-Young Choi

Weitere Publikationen von Autoren mit dem selben Namen

A 1.6V 3.3Gb/s GDDR3 DRAM with dual-mode phase- and delay-locked loop using power-noise management with unregulated power supply in 54nm CMOS.H. Lee, W. Yun, Y. Choi, H. Choi, J. Lee, K. Kim, S. Kang, J. Yang, J. Kang, H. Lee und 14 andere Autor(en). ISSCC, Seite 140-141. IEEE, (2009)Multi-Slew-Rate Output Driver and Optimized Impedance-Calibration Circuit for 66nm 3.0Gb/s/pin DRAM Interface.D. Lee, S. Kang, N. Park, H. Lee, Y. Choi, J. Lee, S. Kwack, H. Lee, W. Yun, S. Shin und 3 andere Autor(en). ISSCC, Seite 280-281. IEEE, (2008)A 2.5Gb/s/pin 256Mb GDDR3 SDRAM with Series Pipelined CAS Latency Control and Dual-Loop Digital DLL.D. Lee, H. Lee, K. Kwean, Y. Choi, H. Moon, S. Kwack, S. Kang, K. Kim, Y. Kim, Y. Choi und 3 andere Autor(en). ISSCC, Seite 547-556. IEEE, (2006)A 0.1-to-1.5GHz 4.2mW All-Digital DLL with Dual Duty-Cycle Correction Circuit and Update Gear Circuit for DRAM in 66nm CMOS Technology.W. Yun, H. Lee, D. Shin, S. Kang, J. Yang, H. Lee, D. Lee, S. Sim, Y. Kim, W. Choi und 12 andere Autor(en). ISSCC, Seite 282-283. IEEE, (2008)A 1.6 V 1.4 Gbp/s/pin Consumer DRAM With Self-Dynamic Voltage Scaling Technique in 44 nm CMOS Technology.H. Lee, K. Kim, Y. Choi, J. Sohn, N. Park, K. Kim, C. Kim, Y. Choi, und B. Chung. IEEE J. Solid State Circuits, 47 (1): 131-140 (2012)A 1.6V 1.4Gb/s/pin consumer DRAM with self-dynamic voltage-scaling technique in 44nm CMOS technology.H. Lee, K. Kim, Y. Choi, J. Shon, N. Park, K. Kim, C. Kim, Y. Choi, und B. Chung. ISSCC, Seite 502-504. IEEE, (2011)

BibSonomy

Disambiguierung von "Choi, Young-Kyoung"