( en | de | ru )

 

Disambiguierung von "Kim, Tony Tae-Hyoung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Time-Based PAM-4 Transceiver Using Single Path Decoder and Fast-Stochastic Calibration Techniques.

, , , , , und . A-SSCC, Seite 1-3. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hyoung-Gook Kim

Moo-Hyoung Kim

Hyoung Seok Kim

Hyoung-Soo Kim

Tae-hy Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Impacts of NBTI/PBTI on SRAM VMIN and design techniques for SRAM VMIN improvement., und . ISOCC, Seite 163-166. IEEE, (2011)SRAM Array Structures for Energy Efficiency Enhancement., und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (6): 351-355 (2013)NBTI/PBTI-Aware WWL Voltage Control for Half-Selected Cell Stability Improvement., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 60-II (9): 602-606 (2013)An Area Efficient 1024-Point Low Power Radix-22 FFT Processor With Feed-Forward Multiple Delay Commutators., und . IEEE Trans. Circuits Syst. I Regul. Pap., 65-I (10): 3291-3299 (2018)A Self-Adaptive Time-Based MPPT With 96.2% Tracking Efficiency and a Wide Tracking Range of 10 µA to 1 mA for IoT Applications., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (9): 2334-2345 (2017)On-chip reliability monitors for measuring circuit degradation., , , und . Microelectron. Reliab., 50 (8): 1039-1053 (2010)An On-Chip NBTI Sensor for Measuring pMOS Threshold Voltage Degradation., , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (6): 947-956 (2010)0.77 fJ/bit/search Content Addressable Memory Using Small Match Line Swing and Automated Background Checking Scheme for Variation Tolerance., , , , , und . IEEE J. Solid State Circuits, 49 (7): 1487-1498 (2014)A 16-kb 9T Ultralow-Voltage SRAM With Column-Based Split Cell-VSS, Data-Aware Write-Assist, and Enhanced Read Sensing Margin in 28-nm FDSOI., , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (10): 1707-1719 (2021)Read Bitline Sensing and Fast Local Write-Back Techniques in Hierarchical Bitline Architecture for Ultralow-Voltage SRAMs., , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (6): 2165-2173 (2016)