( en | de | ru )

 

Disambiguierung von "Katoh, Kentaroh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Erratum to: A Small Chip Area Stochastic Calibration for TDC Using Ring Oscillator.

, , , , , , und . J. Electron. Test., 31 (4): 419 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Eishow Katoh

Eishow Katoh

Marcus Katoh

Eishow Katoh

 

Weitere Publikationen von Autoren mit dem selben Namen

Design for Delay Fault Testability of 2-Rail Logic Circuits., , und . IEICE Trans. Inf. Syst., 92-D (2): 336-341 (2009)Design for Delay Fault Testability of Dual Circuits Using Master and Slave Scan Paths., , und . IEICE Trans. Inf. Syst., 92-D (3): 433-442 (2009)An Analysis of Stochastic Self-Calibration of TDC Using Two Ring Oscillators., , , , , und . Asian Test Symposium, Seite 140-146. IEEE Computer Society, (2013)A Delay Measurement Technique Using Signature Registers., , , , und . Asian Test Symposium, Seite 157-162. IEEE Computer Society, (2009)An On-Chip Delay Measurement Technique Using Signature Registers for Small-Delay Defect Detection., , und . IEEE Trans. Very Large Scale Integr. Syst., 20 (5): 804-817 (2012)Revisit to Histogram Method for ADC Linearity Test: Examination of Input Signal and Ratio of Input and Sampling Frequencies., , , , , , , , , und 2 andere Autor(en). J. Electron. Test., 38 (1): 21-38 (2022)Innovative Practices Track: Innovative Analog Circuit Testing Technologies., , , , , , , , , und 8 andere Autor(en). VTS, Seite 1. IEEE, (2022)Design of On-Line Testing for SoC with IEEE P1500 Compliant Cores Using Reconfigurable Hardware and Scan Shift., , und . IOLTS, Seite 203-204. IEEE Computer Society, (2005)Built-In Self-Test for PEs of Coarse Grained Dynamically Reconfigurable Devices., und . ETS, Seite 69-74. IEEE Computer Society, (2006)Two-Stage Stuck-at Fault Test Data Compression Using Scan Flip-Flops with Delay Fault Testability., , und . IPSJ Trans. Syst. LSI Des. Methodol., (2008)