( en | de | ru )

 

Disambiguierung von "Drechsler, Rolf"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PolyAdd: Polynomial Formal Verification of Adder Circuits.

. CoRR, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rolf Drechsler

Rolf Drechsler

Gertraud Drechsler

Helmut Drechsler

Gudrun Drechsler

 

Weitere Publikationen von Autoren mit dem selben Namen

Synthesis of Reversible Circuits Using Decision Diagrams., und . ISED, Seite 1-5. IEEE, (2012)Approximate hardware generation using symbolic computer algebra employing grobner basis., , und . DATE, Seite 889-892. IEEE, (2018)Approximate Hardware Generation Using Formal Techniques., , und . Approximate Circuits, Springer, (2019)A Hybrid Embedded Multichannel Test Compression Architecture for Low-Pin Count Test Environments in Safety-Critical Systems., , und . ITC-Asia, Seite 115-120. IEEE, (2019)Maximizing power state cross coverage in firmware-based power management., , , und . ASP-DAC, Seite 335-340. ACM, (2019)Technische Informatik - eine Einführung., , und . Pearson Studium Pearson Education, (2005)An adaptive prioritized ε-preferred evolutionary algorithm for approximate BDD optimization., , , und . GECCO, Seite 1232-1239. ACM, (2017)Verifying Instruction Set Simulators using Coverage-guided Fuzzing*., , , und . DATE, Seite 360-365. IEEE, (2019)Detection of Hardware Trojans in SystemC HLS Designs via Coverage-guided Fuzzing., , , und . DATE, Seite 602-605. IEEE, (2019)Verifying SystemC Using Intermediate Verification Language and Stateful Symbolic Simulation., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (7): 1359-1372 (2019)