( en | de | ru )

 

Disambiguierung von "Abadir, Magdy S."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An improved layout verification algorithm (LAVA).

, und . EURO-DAC, Seite 391-395. IEEE Computer Society, (1990)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tarek Magdy

Magdy Shallan

Magdy Mahdy

Magdy Kaml

Magdy Imam

 

Weitere Publikationen von Autoren mit dem selben Namen

Guest Editors' Introduction: Emerging Challenges and Solutions in SoC Verification., , , und . IEEE Des. Test, 34 (5): 5-6 (2017)A quick and inexpensive method to identify false critical paths using ATPG techniques: an experiment with a PowerPCTM microprocessor., , und . CICC, Seite 71-74. IEEE, (2000)Design Optimization Based on Diagnosis Techniques., , und . LATW, Seite 244-249. IEEE, (2000)ATPG Driven Logic Synthesis for Delay and Power Minimization., , und . LATW, Seite 96-99. IEEE, (2001)Automated Test Model Generation from Switch Level Custom Circuits., , , und . Asian Test Symposium, Seite 184-189. IEEE Computer Society, (2003)LEAF: A System Level Leakage-Aware Floorplanner for SoCs., , , , und . ASP-DAC, Seite 274-279. IEEE Computer Society, (2007)On Testing High-Performance Custom Circuits without Explicit Testing of the Internal Faults., , und . ITC, Seite 398-406. IEEE Computer Society, (2002)Minimizing outlier delay test cost in the presence of systematic variability., , , und . ITC, Seite 1-10. IEEE Computer Society, (2009)Diagnosis of design-silicon timing mismatch with feature encoding and importance ranking - the methodology explained., , , und . ITC, Seite 1-10. IEEE Computer Society, (2008)Forward prediction based on wafer sort data - A case study., , , , und . ITC, Seite 1-10. IEEE Computer Society, (2011)