( en | de | ru )

 

Disambiguierung von "Kawaguchi, Hiroshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-power metabolic equivalents estimation algorithm using adaptive acceleration sampling.

, , , , , und . EMBC, Seite 1878-1881. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hirokazu Kawaguchi

Hiroshi Murata

Hiroshi Kawabe

Hiroshi Kubota

Hiroshi Uchida

 

Weitere Publikationen von Autoren mit dem selben Namen

Signal contributions to heavily diffusion-weighted functional magnetic resonance imaging investigated with multi-SE-EPI acquisitions., , , , , , , und . NeuroImage, (2014)Row-by-Row Dynamic Source-Line Voltage Control (RRDSV) Scheme for Two Orders of Magnitude Leakage Current Reduction of Sub-1-V-VDD SRAM's., , , , , , , , , und . IEICE Trans. Electron., 88-C (4): 760-767 (2005)7T SRAM Enabling Low-Energy Instantaneous Block Copy and Its Application to Transactional Memory., , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (12): 2693-2700 (2011)A 10T Non-precharge Two-Port SRAM Reducing Readout Power for Video Processing., , , , , , , und . IEICE Trans. Electron., 91-C (4): 543-552 (2008)Aggregation Efficiency-Aware Greedy Incremental Tree Routing for Wireless Sensor Networks., , , , , und . IEICE Trans. Commun., 89-B (10): 2741-2751 (2006)Frequency-voltage cooperative CPU power control: A design rule and its application by feedback prediction., , , , , , , und . Syst. Comput. Jpn., 36 (6): 39-48 (2005)An Ultrasound-Based Surveillance System for Bathroom Posture and Location Estimation., , , , , und . ICCE, Seite 1-5. IEEE, (2024)Non-contact and noise tolerant heart rate monitoring using microwave doppler sensor and range imagery., , , , und . EMBC, Seite 6118-6121. IEEE, (2015)A 40-nm 0.5-V 12.9-pJ/Access 8T SRAM using low-power disturb mitigation technique., , , , , , und . ASP-DAC, Seite 77-78. IEEE, (2013)A physical unclonable function chip exploiting load transistors' variation in SRAM bitcells., , , und . ASP-DAC, Seite 79-80. IEEE, (2013)