Autor der Publikation

Neuromorphic system with phase-change synapses for pattern learning and feature extraction.

, , , und . IJCNN, Seite 3724-3732. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Thermal aware design and comparative analysis of a high performance 64-bit adder in FD-SOI and bulk CMOS technologies., und . Integr., (2017)Capacitance DNA bio-chips improved by new probe immobilization strategies., , , , , , , , , und 1 andere Autor(en). Microelectron. J., 41 (11): 711-717 (2010)Variability-Aware Design of Multilevel Logic Decoders for Nanoscale Crossbar Memories., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (11): 2053-2067 (2008)Hardware security in VLSI., und . ACM Great Lakes Symposium on VLSI, Seite 447-448. ACM, (2011)Low-power current mode logic for improved DPA-resistance in embedded systems., und . ISCAS (2), Seite 1059-1062. IEEE, (2005)Weak inversion performance of CMOS and DCVSPG logic families in sub-300 mV range., und . ISCAS, IEEE, (2006)FIR filters for hardware-based real-time multi-band image blending., und . Real-Time Image and Video Processing, Volume 9400 von SPIE Proceedings, Seite 94000D. SPIE, (2015)3D configuration caching for 2D FPGAs., , , , , , und . FPGA, Seite 286. ACM, (2009)Programmable logic circuits based on ambipolar CNFET., , , und . DAC, Seite 339-340. ACM, (2008)Towards structured ASICs using polarity-tunable Si nanowire transistors., , , , , , und . DAC, Seite 123:1-123:4. ACM, (2013)