( en | de | ru )

 

Disambiguierung von "Ikeda, Shoji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dependence of tunnel magnetoresistance on ferromagnetic electrode materials in MgO-barrier magnetic tunnel junctions

, , , , und . Journal of Magnetism and Magnetic MaterialsVolume 310, (2007)Keywords: Tunnel magnetoresistance; MgO barrier; CoFeB.

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yukihiro Ikeda

Mitsuyoshi Ikeda

Rafael Shoji

Shoji Wada

Yoshikazu Ikeda

 

Weitere Publikationen von Autoren mit dem selben Namen

An Overview of Nonvolatile Emerging Memories - Spintronics for Working Memories., , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (2): 109-119 (2016)Study of the DC Performance of Fabricated Magnetic Tunnel Junction Integrated on Back-End Metal Line of CMOS Circuits., , , , , , , , und . IEICE Trans. Electron., 93-C (5): 608-613 (2010)Dual-Port Field-Free SOT-MRAM Achieving 90-MHz Read and 60-MHz Write Operations under 55-nm CMOS Technology and 1.2-V Supply Voltage., , , , , , , , , und 10 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)Implementation of a perpendicular MTJ-based read-disturb-tolerant 2T-2R nonvolatile TCAM based on a reversed current reading scheme., , , , , , und . ASP-DAC, Seite 475-476. IEEE, (2012)Dependence of tunnel magnetoresistance on ferromagnetic electrode materials in MgO-barrier magnetic tunnel junctions, , , , und . Journal of Magnetism and Magnetic MaterialsVolume 310, (2007)Keywords: Tunnel magnetoresistance; MgO barrier; CoFeB.MTJ-based nonvolatile logic-in-memory circuit, future prospects and issues., , , , , , und . DATE, Seite 433-435. IEEE, (2009)A 3.14 um2 4T-2MTJ-cell fully parallel TCAM based on nonvolatile logic-in-memory architecture., , , , , , , und . VLSIC, Seite 44-45. IEEE, (2012)Nonvolatile logic-in-memory array processor in 90nm MTJ/MOS achieving 75% leakage reduction using cycle-based power gating., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 194-195. IEEE, (2013)An FPGA-Accelerated Fully Nonvolatile Microcontroller Unit for Sensor-Node Applications in 40nm CMOS/MTJ-Hybrid Technology Achieving 47.14μW Operation at 200MHz., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 202-204. IEEE, (2019)2Mb Spin-Transfer Torque RAM (SPRAM) with Bit-by-Bit Bidirectional Current Write and Parallelizing-Direction Current Read., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 480-617. IEEE, (2007)