Autor der Publikation

Active power-gating-induced power/ground noise alleviation using parasitic capacitance of on-chip memories.

, , , , , , , und . DATE, Seite 1221-1224. EDA Consortium San Jose, CA, USA / ACM DL, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling Silicon-Photonic Neural Networks under Uncertainties., , und . CoRR, (2020)COMET: A Cross-Layer Optimized Optical Phase Change Main Memory Architecture., , , , und . CoRR, (2023)Floorplan Optimization of Fat-Tree-Based Networks-on-Chip for Chip Multiprocessors., , , , , , , und . IEEE Trans. Computers, 63 (6): 1446-1459 (2014)CHAMP: Coherent Hardware-Aware Magnitude Pruning of Integrated Photonic Neural Networks., , , und . OFC, Seite 1-3. IEEE, (2022)A NoC Traffic Suite Based on Real Applications., , , , , , , und . ISVLSI, Seite 66-71. IEEE Computer Society, (2011)Silicon Photonic 2.5D Interposer Networks for Overcoming Communication Bottlenecks in Scale-out Machine Learning Hardware Accelerators., , , und . VTS, Seite 1-4. IEEE, (2024)Pruning Coherent Integrated Photonic Neural Networks Using the Lottery Ticket Hypothesis., , , und . ISVLSI, Seite 128-133. IEEE, (2022)TRINE: A Tree-Based Silicon Photonic Interposer Network for Energy-Efficient 2.5D Machine Learning Acceleration., , , und . NoCArc@MICRO, Seite 15-20. ACM, (2023)CrossLight: A Cross-Layer Optimized Silicon Photonic Neural Network Accelerator., , , und . DAC, Seite 1069-1074. IEEE, (2021)System-Level Modeling and Analysis of Thermal Effects in Optical Networks-on-Chip., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (2): 292-305 (2013)