Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-cell soft errors at the 16-nm FinFET technology node., , , , , , und . IRPS, Seite 4. IEEE, (2015)Multiple Bit Upsets in Register Circuits at the 5-nm Bulk FinFET Node., , , , , und . IRPS, Seite 46. IEEE, (2024)Effects of Collected Charge and Drain Area on SE Response of SRAMs at the 5-nm FinFET Node., , , , und . IRPS, Seite 1-6. IEEE, (2023)Soft Error Rate Predictions for Terrestrial Neutrons at the 3-nm Bulk FinFET Technology., , , , und . IRPS, Seite 1-6. IEEE, (2023)Soft Error Characterization of D-FFs at the 5-nm Bulk FinFET Technology for the Terrestrial Environment., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 7. IEEE, (2022)High-Current State triggered by Operating-Frequency Change., , , , , , und . IRPS, Seite 1-4. IEEE, (2020)Single-Event Performance of Flip Flop Designs at the 5-nm Bulk FinFET Node at Near-Threshold Supply Voltages., , , , und . IRPS, Seite 1-5. IEEE, (2024)Scaling Trends and Bias Dependence of SRAM SER from 16-nm to 3-nm FinFET., , , , , , , und . IRPS, Seite 10. IEEE, (2024)Scaling Trends in the Soft Error Rate of SRAMs from Planar to 5-nm FinFET., , , , , und . IRPS, Seite 1-5. IEEE, (2021)Single-Event Latchup Vulnerability at the 7-nm FinFET Node., , , , und . IRPS, Seite 5. IEEE, (2022)