( en | de | ru )

 

Disambiguierung von "Joshi, Rajiv V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Disturb Decoupled Column Select 8T SRAM Cell.

, , und . CICC, Seite 25-28. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rajiv Trehan

Rajiv Kumar

Paneerselvam Rajiv

Jidnyasa Joshi

Rajiv Grover

 

Weitere Publikationen von Autoren mit dem selben Namen

Mixed multi-threshold differential cascode voltage switch (MT-DCVS) circuit styles and strategies for low power VLSI design., , , , , und . ISLPED, Seite 263-266. ACM, (2001)"Cool low power" 1GHz multi-port register file and dynamic latch in 1.8 V, 0.25 mum SOI and bulk technology (poster session)., , , und . ISLPED, Seite 203-206. ACM, (2000)Statistical leakage modeling for accurate yield analysis: the CDF matching method and its alternatives., , und . ISLPED, Seite 337-342. ACM, (2010)14nm FinFET based supply voltage boosting techniques for extreme low Vmin operation., , , , und . VLSIC, Seite 268-. IEEE, (2015)Data Imbalance Handling Approaches for Accurate Statistical Modeling and Yield Analysis of Memory Designs., , und . ISCAS, Seite 1-5. IEEE, (2019)Design technology co-optimization for 10 nm and beyond., und . CICC, Seite 1. IEEE, (2014)Efficient analog circuit optimization using sparse regression and error margining., , , , und . ISQED, Seite 410-415. IEEE, (2016)Paving the Way for Pass Disturb Free Vertical NAND Storage via A Dedicated and String-Compatible Pass Gate., , , , , , , , , und 15 andere Autor(en). CoRR, (2024)A Cryo-CMOS Transmon Qubit Controller and Verification with FPGA Emulation., , , , , , , , , und 14 andere Autor(en). DATE, Seite 13-16. IEEE, (2022)Estimation of gate-to-channel tunneling current in ultra-thin oxide sub-50nm double gate devices., , , , , , und . Microelectron. J., 38 (8-9): 931-941 (2007)