Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

MapReduce inspired loop mapping for coarse-grained reconfigurable architecture., , , und . Sci. China Inf. Sci., 57 (12): 1-14 (2014)Data-Flow Graph Mapping Optimization for CGRA With Deep Reinforcement Learning., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (12): 2271-2283 (2019)Anole: A Highly Efficient Dynamically Reconfigurable Crypto-Processor for Symmetric-Key Algorithms., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3081-3094 (2018)Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)A Fast-locking and Wide-range Reversible SAR DLL., , und . ISCAS, Seite 992-995. IEEE, (2009)A high efficient baseband transceiver for IEEE 802.15.4 LR-WPAN systems., , , , und . ASICON, Seite 224-227. IEEE, (2011)A reconfigurable multi-processor SoC for media applications., , , , , und . ISCAS, Seite 2011-2014. IEEE, (2010)Efficient memory partitioning for parallel data access in multidimensional arrays., , , , und . DAC, Seite 160:1-160:6. ACM, (2015)An efficient hardware design for cerebellar models using approximate circuits: special session paper., , und . CODES+ISSS, Seite 31:1-31:2. ACM, (2017)Constructing Concurrent Data Structures on FPGA with Channels., , , , und . FPGA, Seite 172-177. ACM, (2019)