( en | de | ru )

 

Disambiguierung von "Shaikh-Husin, Nasir"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware transactional memory on multi-processor FPGA platform.

, , , , und . ISCAS, Seite 2744-2747. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Husin Ganis

Ahmad Kamal Nasir

Mohammed Nasir

Maha Shaikh

Nasir Salhani

 

Weitere Publikationen von Autoren mit dem selben Namen

FPGA-Based Real-Time Moving Target Detection System for Unmanned Aerial Vehicle Application., , , und . Int. J. Reconfigurable Comput., (2016)Sleep Apnea Event Detection System Based on Heart Rate Variability Analysis., , , und . DaEng, Volume 520 von Lecture Notes in Electrical Engineering, Seite 629-637. Springer, (2015)CNTFET based Voltage Mode MISO Active only Biquadratic Filter for Multi-GHz Frequency Applications., , , und . Circuits Syst. Signal Process., 40 (10): 4721-4740 (2021)Network Partitioning Domain Knowledge Multiobjective Application Mapping for Large-Scale Network-on-Chip., , , und . Appl. Comput. Intell. Soft Comput., (2014)Hardware transactional memory on multi-processor FPGA platform., , , , und . ISCAS, Seite 2744-2747. IEEE, (2014)Feasible transition path generation for EFSM-based system testing., , , , und . ISCAS, Seite 1724-1727. IEEE, (2013)Interleaved Incremental/Decremental Support Vector Machine for Embedded System., , und . ISCAS, Seite 1-5. IEEE, (2019)Implementation of Recurrent Neural Network Algorithm for Shortest Path Calculation in Network Routing., , und . ISPAN, Seite 355-360. IEEE Computer Society, (2002)An optimization algorithm for simultaneous routing and buffer insertion with delay-power constraints in VLSI layout design., , und . ISQED, Seite 357-364. IEEE, (2014)Low cost pipelined FPGA architecture of Harris Corner Detector for real-time applications., , und . ICDIM, Seite 164-168. IEEE, (2015)