Autor der Publikation

7.3 STATICA: A 512-Spin 0.25M-Weight Full-Digital Annealing Processor with a Near-Memory All-Spin-Updates-at-Once Architecture for Combinatorial Optimization with Complete Spin-Spin Interactions.

, , , , , , , , und . ISSCC, Seite 138-140. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

4.6 A 144Kb Annealing System Composed of 9× 16Kb Annealing Processor Chips with Scalable Chip-to-Chip Connections for Large-Scale Combinatorial Optimization Problems., , , , , , , und . ISSCC, Seite 64-66. IEEE, (2021)10Gb/s receiver with track-and-hold-type linear phase detector and charge-redistribution 1st-order ΔΣ modulator., , , , , , , und . ISSCC, Seite 186-187. IEEE, (2009)Resolution independent rendering of deformable vector objects using graphics hardware., , , und . SIGGRAPH Sketches, Seite 118. ACM, (2006)A 25 Gb/s × 4-channel 74 mW/ch transimpedance amplifier in 65 nm CMOS., , , , , und . CICC, Seite 1-4. IEEE, (2010)A jitter-reduction packaging structure for a 56-Gb/s NRZ modulated optical receiver., , , , , , und . OFC, Seite 1-3. IEEE, (2016)High-frequency circuit design for 25 Gb/s×4 optical transceiver., , , und . ASP-DAC, Seite 648-651. IEEE, (2013)Graph Minors from Simulated Annealing for Annealing Machines with Sparse Connectivity., , , , , , , , , und . TPNC, Volume 11324 von Lecture Notes in Computer Science, Seite 111-123. Springer, (2018)An 8Gb/s Transceiver with 3×-Oversampling 2-Threshold Eye-Tracking CDR Circuit for -36.8dB-loss Backplane., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 98-99. IEEE, (2008)10: 4 MUX and 4: 10 DEMUX gearbox LSI for 100-gigabit Ethernet link., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 148-150. IEEE, (2011)A 50-Gb/s Optical Transmitter Based on a 25-Gb/s-Class DFB-LD and a 0.18-µm SiGe BiCMOS LD Driver., , , , , , und . IEICE Trans. Electron., 99-C (9): 1039-1047 (2016)