( en | de | ru )

 

Disambiguierung von "Motomura, Masato"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
7.3 STATICA: A 512-Spin 0.25M-Weight Full-Digital Annealing Processor with a Near-Memory All-Spin-Updates-at-Once Architecture for Combinatorial Optimization with Complete Spin-Spin Interactions.

, , , , , , , , und . ISSCC, Seite 138-140. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masato Ishizaki

Masato Ikuta

Daniele Masato

 

Weitere Publikationen von Autoren mit dem selben Namen

Wrapper-based bus implementation techniques for performance improvement and cost reduction., , und . IEEE J. Solid State Circuits, 39 (5): 804-817 (2004)F3: Beyond the horizon of conventional computing: From deep learning to neuromorphic systems., , , , , und . ISSCC, Seite 506-508. IEEE, (2017)Advanced Devices and Architectures., , und . Principles and Structures of FPGAs, Springer, (2018)A Hybrid Integer Encoding Method for Obtaining High-Quality Solutions of Quadratic Knapsack Problems on Solid-State Annealers., , , , , , und . IEICE Trans. Inf. Syst., 105-D (12): 2019-2031 (Dezember 2022)Hiddenite: 4K-PE Hidden Network Inference 4D-Tensor Engine Exploiting On-Chip Model Construction Achieving 34.8-to-16.0TOPS/W for CIFAR-100 and ImageNet., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)A Highly Accurate and Parallel Vision MLP FPGA Accelerator based on FP7/8 SIMD Operations., , , , , , und . MCSoC, Seite 478-485. IEEE, (2023)New design methodology with efficient prediction of quality metrics for logic level design towards dynamic reconfigurable logic., und . J. Syst. Archit., 48 (8-10): 285-310 (2003)Decision Forest Training Accelerator Based on Binary Feature Decomposition., , , , , , und . FCCM, Seite 215. IEEE, (2023)Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner., , , , , , und . HCS, Seite 1-21. IEEE, (2021)An Embedded DRAM-FPGA Chip with Instantaneous Logic Reconfiguration., , , , und . FCCM, Seite 264-266. IEEE Computer Society, (1998)