( en | de | ru )

 

Disambiguierung von "Liu, Ren-Shuo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 22nm 8Mb STT-MRAM Near-Memory-Computing Macro with 8b-Precision and 46.4-160.1TOPS/W for Edge-AI Devices.

, , , , , , , , , , , , , , , , , und . ISSCC, Seite 496-497. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shuo Liu

Shuo Li

Shuo Wang

Shuo Bai

Shuo Zhang

 

Weitere Publikationen von Autoren mit dem selben Namen

A Neuromorphic Computing System for Bitwise Neural Networks Based on ReRAM Synaptic Array., , , , , , , , , und 2 andere Autor(en). BioCAS, Seite 1-4. IEEE, (2018)Value-Aware Error Detection and Correction for SRAM Buffers in Low-Bitwidth, Floating-Point CNN Accelerators., , und . ASP-DAC, Seite 242-247. ACM, (2021)Block and Subword-Scaling Floating-Point (BSFP) : An Efficient Non-Uniform Quantization For Low Precision Inference., , und . ICLR, OpenReview.net, (2023)Bit-Serial Cache: Exploiting Input Bit Vector Repetition to Accelerate Bit-Serial Inference., und . DAC, Seite 1-6. IEEE, (2023)Morphable CIM: Improving Operation Intensity and Depthwise Capability for SRAM-CIM Architecture., und . DAC, Seite 1-6. IEEE, (2023)8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (4): 2304-2308 (April 2024)DI-SSD: Desymmetrized interconnection architecture and dynamic timing calibration for solid-state drives., und . ASP-DAC, Seite 34-39. IEEE, (2018)DuraCache: a durable SSD cache using MLC NAND flash., , , und . DAC, Seite 166:1-166:6. ACM, (2013)Long-Term JPEG Data Protection and Recovery for NAND Flash-Based Solid-State Storage., , und . MSST, Seite 141-147. IEEE, (2019)A Floating-Point 6T SRAM In-Memory-Compute Macro Using Hybrid-Domain Structure for Advanced AI Edge Chips., , , , , , , , , und 7 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 196-207 (Januar 2024)