( en | de | ru )

 

Disambiguierung von "Chang, Meng-Fan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 40-nm, 2M-Cell, 8b-Precision, Hybrid SLC-MLC PCM Computing-in-Memory Macro with 20.5 - 65.0TOPS/W for Tiny-Al Edge Devices.

, , , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fan Chen Meng

Meng-Chang Liu

Meng Meng

Meng Meng Liang

Meng Zhang

Methods and implementations of road-network matching. TU München, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

A 130 mV SRAM With Expanded Write and Read Margins for Subthreshold Applications., , , und . IEEE J. Solid State Circuits, 46 (2): 520-529 (2011)A 4-Kb 1-to-8-bit Configurable 6T SRAM-Based Computation-in-Memory Unit-Macro for CNN-Based AI Edge Processors., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 55 (10): 2790-2801 (2020)A 0.8 V Multimode Vision Sensor for Motion and Saliency Detection With Ping-Pong PWM Pixel., , , , , , , , und . IEEE J. Solid State Circuits, 56 (8): 2516-2524 (2021)A Twin-8T SRAM Computation-in-Memory Unit-Macro for Multibit CNN-Based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). IEEE J. Solid State Circuits, 55 (1): 189-202 (2020)STICKER-IM: A 65 nm Computing-in-Memory NN Processor Using Block-Wise Sparsity Optimization and Inter/Intra-Macro Data Reuse., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 57 (8): 2560-2573 (2022)A 40-nm 118.44-TOPS/W Voltage-Sensing Compute-in-Memory RRAM Macro With Write Verification and Multi-Bit Encoding., , , , , und . IEEE J. Solid State Circuits, 57 (3): 845-857 (2022)Circuit design for beyond von Neumann applications using emerging memory: From nonvolatile logics to neuromorphic computing., , , , , , , , , und . ISQED, Seite 23-28. IEEE, (2017)A low-power subthreshold-to-superthreshold level-shifter for sub-0.5V embedded resistive RAM (ReRAM) macro in ultra low-voltage chips., , , , , , , und . APCCAS, Seite 695-698. IEEE, (2014)Challenges of emerging memory and memristor based circuits: Nonvolatile logics, IoT security, deep learning and neuromorphic computing., , , , , , und . ASICON, Seite 140-143. IEEE, (2017)A 28nm 32Kb embedded 2T2MTJ STT-MRAM macro with 1.3ns read-access time for fast and reliable read applications., , , , , und . ISSCC, Seite 482-484. IEEE, (2018)