( en | de | ru )

 

Disambiguierung von "Huang, Wei-Hsing"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4-Kb 1-to-8-bit Configurable 6T SRAM-Based Computation-in-Memory Unit-Macro for CNN-Based AI Edge Processors.

, , , , , , , , , , , , , , , , , und . IEEE J. Solid State Circuits, 55 (10): 2790-2801 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Wei Huang

Chao-Huang Wei

Wei-Teh Huang

Wei-Tung Huang

Wenjung Hsing

 

Weitere Publikationen von Autoren mit dem selben Namen

15.5 A 28nm 64Kb 6T SRAM Computing-in-Memory Macro with 8b MAC Operation for AI Edge Chips., , , , , , , , , und 17 andere Autor(en). ISSCC, Seite 246-248. IEEE, (2020)A 55nm 1-to-8 bit Configurable 6T SRAM based Computing-in-Memory Unit-Macro for CNN-based AI Edge Processors., , , , , , , , , und 6 andere Autor(en). A-SSCC, Seite 217-218. IEEE, (2019)A Nonvolatile Al-Edge Processor with 4MB SLC-MLC Hybrid-Mode ReRAM Compute-in-Memory Macro and 51.4-251TOPS/W., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 258-259. IEEE, (2023)34.8 A 22nm 16Mb Floating-Point ReRAM Compute-in-Memory Macro with 31.2TFLOPS/W for AI Edge Devices., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 580-582. IEEE, (2024)15.2 A 28nm 64Kb Inference-Training Two-Way Transpose Multibit 6T SRAM Compute-in-Memory Macro for AI Edge Chips., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 240-242. IEEE, (2020)A Twin-8T SRAM Computation-In-Memory Macro for Multiple-Bit CNN-Based Machine Learning., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 396-398. IEEE, (2019)Hardware Acceleration of Kolmogorov-Arnold Network (KAN) for Lightweight Edge Inference., , , , , , und . CoRR, (2024)A Two-way SRAM Array based Accelerator for Deep Neural Network On-chip Training., , , , , , , , , und . DAC, Seite 1-6. IEEE, (2020)Test points selection process and diagnosability analysis of analog integrated circuits., und . ICCD, Seite 582-587. IEEE Computer Society, (1998)8-Bit Precision 6T SRAM Compute-in-Memory Macro Using Global Bitline-Combining Scheme for Edge AI Chips., , , , , , , , , und 11 andere Autor(en). IEEE Trans. Circuits Syst. II Express Briefs, 71 (4): 2304-2308 (April 2024)