Autor der Publikation

STAX: statistical crosstalk target set compaction.

, , , und . DATE Designers' Forum, Seite 172-177. European Design and Automation Association, Leuven, Belgium, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Switch-level delay test of domino logic circuits., , und . ITC, Seite 367-376. IEEE Computer Society, (2001)Design and test of latch-based circuits to maximize performance, yield, and delay test quality., und . ITC, Seite 94-103. IEEE Computer Society, (2010)ERTG: A test generator for error-rate testing., und . ITC, Seite 1-10. IEEE Computer Society, (2007)Optimizing redundancy design for chip-multiprocessors for flexible utility functions., und . ITC, Seite 1-8. IEEE Computer Society, (2014)BIST TPG for Combinational Cluster (Glue Logic) Interconnect Testing at Board Level., und . Asian Test Symposium, Seite 244-252. IEEE Computer Society, (1998)Analysis of Ground Bounce in Deep Sub-Micron Circuits., , und . VTS, Seite 110-116. IEEE Computer Society, (1997)BIST Test Pattern Generators for Stuck-Open and Delay Testing., und . EDAC-ETC-EUROASIC, Seite 289-296. IEEE Computer Society, (1994)A New March Test for Process-Variation Induced Delay Faults in SRAMs., , , , , , und . Asian Test Symposium, Seite 115-122. IEEE Computer Society, (2013)Efficient Trojan Detection via Calibration of Process Variations., und . Asian Test Symposium, Seite 355-361. IEEE Computer Society, (2012)Test Generation for Weak Resistive Bridges., , und . ATS, Seite 265-272. IEEE, (2006)