( en | de | ru )

 

Disambiguierung von "Natarajan, Arun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Highly Integrated Distributed Mixer Receiver for Low-Power Wireless Radios.

, , und . IEEE J. Solid State Circuits, 58 (12): 3421-3432 (Dezember 2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kasyap Natarajan

Paruthiure Natarajan

Umeswaran Arunagirinathan

Natarajan Thiagarajan

Arupon Natarajan

 

Weitere Publikationen von Autoren mit dem selben Namen

An Integral Path Self-Calibration Scheme for a Dual-Loop PLL., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (4): 996-1008 (2013)29.4 A 16Gb/s 3.6pJ/b wireline transceiver with phase domain equalization scheme: Integrated pulse width modulation (iPWM) in 65nm CMOS., , und . ISSCC, Seite 488-489. IEEE, (2017)An integral path self-calibration scheme for a 20.1-26.7GHz dual-loop PLL in 32nm SOI CMOS., , , , , , , , , und 1 andere Autor(en). VLSIC, Seite 176-177. IEEE, (2012)NSDMiner: Automated discovery of Network Service Dependencies., , , , und . INFOCOM, Seite 2507-2515. IEEE, (2012)Indirect phase noise sensing for self-healing voltage controlled oscillators., , , , , , und . CICC, Seite 1-4. IEEE, (2011)A 20 μ W, 0.05mm2 Duty-Cycled Resistor and Frequency-Locked-Loop-based Wheatstone Bridge Interface for Low Resistance Sensing Systems., , , , und . CICC, Seite 1-2. IEEE, (2021)9.6 A 1.3mW 0.6V WBAN-compatible sub-sampling PSK receiver in 65nm CMOS., , , und . ISSCC, Seite 168-169. IEEE, (2014)6.6 Full-Duplex Receiver with Wideband Multi-Domain FIR Cancellation Based on Stacked-Capacitor, N-Path Switched-Capacitor Delay Lines Achieving >54dB SIC Across 80MHz BW and >15dBm TX Power-Handling., , , , , , , und . ISSCC, Seite 100-102. IEEE, (2021)Integrated Phased Array Systems in Silicon., , , , und . Proc. IEEE, 93 (9): 1637-1655 (2005)A 0.4-to-0.95GHz Distributed N-Path Noise-Cancelling Ultra-Low-Power RX with Integrated Passives Achieving -85dBm/100kb/s Sensitivity, -41dB SIR and 174dB RX FoM in 22nm CMOS., , und . ISSCC, Seite 474-475. IEEE, (2023)