( en | de | ru )

 

Disambiguierung von "Verreck, Devin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Non-uniform strain in lattice-mismatched heterostructure tunnel field-effect transistors.

, , , , , , und . ESSDERC, Seite 412-415. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Heinz Devin

Adolf Devin

Adolf Devin

Adolf Devin

Eric Devine

 

Weitere Publikationen von Autoren mit dem selben Namen

Beyond-Si materials and devices for more Moore and more than Moore applications., , , , , , , , , und 16 andere Autor(en). ICICDT, Seite 1-5. IEEE, (2016)Non-uniform strain in lattice-mismatched heterostructure tunnel field-effect transistors., , , , , , und . ESSDERC, Seite 412-415. IEEE, (2016)A TCAD Compatible SONOS Trapping Layer Model for Accurate Programming Dynamics., , , , , , , , und . IMW, Seite 1-4. IEEE, (2021)The Promise of 2-D Materials for Scaled Digital and Analog Applications., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 394-395. IEEE, (2023)Impact of gate stack processing on the hysteresis of 300 mm integrated WS2 FETs., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 1-6. IEEE, (2023)At the Extreme of 3D-NAND Scaling: 25 nm Z-Pitch with 10 nm Word Line Cells., , , , , , , , und . IMW, Seite 1-4. IEEE, (2022)Analysis of BTI in 300 mm integrated dual-gate WS2 FETs., , , , , , und . DRC, Seite 1-2. IEEE, (2022)Impact of Mechanical Stress on the Electrical Performance of 3D NAND., , , , , , und . IRPS, Seite 1-5. IEEE, (2019)Liquid Memory and the Future of Data Storage., , , , , , , , , und 6 andere Autor(en). IMW, Seite 1-4. IEEE, (2022)Enabling 3D NAND Trench Cells for Scaled Flash Memories., , , , , , , , und . IMW, Seite 1-4. IEEE, (2023)