( en | de | ru )

 

Disambiguierung von "Batten, Christopher"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
PyOCN: A Unified Framework for Modeling, Testing, and Evaluating On-Chip Networks.

, , , , , , und . ICCD, Seite 437-445. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christopher Batten

Ian Batten

Christopher Christopher

Christopher Müller

Christopher Metz

 

Weitere Publikationen von Autoren mit dem selben Namen

Layout-Based Evaluation of Read/Write Performance of SOT-MRAM and SOTFET-RAM., , , und . ESSDERC, Seite 283-286. IEEE, (2021)UMOC: Unified Modular Ordering Constraints to Unify Cycle- and Register-Transfer-Level Modeling., , , und . DAC, Seite 883-888. IEEE, (2021)Supporting a Virtual Vector Instruction Set on a Commercial Compute-in-SRAM Accelerator., , , , , und . IEEE Comput. Archit. Lett., 23 (1): 29-32 (Januar 2024)Towards a Reconfigurable Bit-Serial/Bit-Parallel Vector Accelerator using In-Situ Processing-In-SRAM., , , , und . ISCAS, Seite 1-5. IEEE, (2020)Beyond Static Parallel Loops: Supporting Dynamic Task Parallelism on Manycore Architectures with Software-Managed Scratchpad Memories., , , , , , und . ASPLOS (3), Seite 46-58. ACM, (2023)PyH2: Using PyMTL3 to Create Productive and Open-Source Hardware Testing Methodologies., , , , , und . IEEE Des. Test, 38 (2): 53-61 (2021)Implementing Low-Diameter On-Chip Networks for Manycore Processors Using a Tiled Physical Design Methodology., , und . NOCS, Seite 1-8. IEEE, (2020)Symbolic Elaboration: Checking Generator Properties in Dynamic Hardware Description Languages., , , und . MEMOCODE, Seite 126-136. ACM / IEEE, (2023)The Maven vector-thread architecture., , , , , , und . Hot Chips Symposium, Seite 1. IEEE, (2011)PyOCN: A Unified Framework for Modeling, Testing, and Evaluating On-Chip Networks., , , , , , und . ICCD, Seite 437-445. IEEE, (2019)