( en | de | ru )

 

Disambiguierung von "Mukherjee, Chhandak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
1/f Noise in 3D vertical gate-all-around junction-less silicon nanowire transistors.

, , , und . ESSDERC, Seite 34-37. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Vera Mukherjee

Santanu Mukherjee

Oindrilla Mukherjee

Rick Mukherjee

Dipak Mukherjee

 

Weitere Publikationen von Autoren mit dem selben Namen

FVLLMONTI: The 3D Neural Network Compute Cube $(N^2C^2)$ Concept for Efficient Transformer Architectures Towards Speech-to-Speech Translation., , , , , , , , , und 25 andere Autor(en). DATE, Seite 1-6. IEEE, (2024)Electrothermal modeling of junctionless vertical Si nanowire transistors for 3D logic circuit design., , , , , , , , , und . ESSDERC, Seite 57-60. IEEE, (2023)Electro-Thermal Limitations and Device Degradation of SiGe HBTs with Emphasis on Circuit Performance., , , , , , , , , und 1 andere Autor(en). BCICTS, Seite 1-7. IEEE, (2021)InP DHBT Characterization up to 500 GHz and Compact Model Validation Towards THz Circuit Design., , , , , , , , und . BCICTS, Seite 1-4. IEEE, (2021)InP DHBT test structure optimization towards 110 GHz characterization., , , , , , , und . ESSDERC, Seite 320-323. IEEE, (2022)First Uni-Traveling Carrier Photodiode Compact Model Enabling Future Terahertz Communication System Design., , , , , , und . ESSDERC, Seite 150-153. IEEE, (2019)1/f Noise in 3D vertical gate-all-around junction-less silicon nanowire transistors., , , und . ESSDERC, Seite 34-37. IEEE, (2017)0.4-μm InP/InGaAs DHBT with a 380-GHz $f_T$, > 600-GHz $f_\max$ and BVCE0 > 4.5 V., , , , , , , und . BCICTS, Seite 1-4. IEEE, (2021)Analysis of an Inverter Logic Cell based on 3D Vertical NanoWire Junction-Less Transistors., , , , , , , , , und 2 andere Autor(en). VLSI-SoC, Seite 1-2. IEEE, (2022)3D Logic Cells Design and Results Based on Vertical NWFET Technology Including Tied Compact Model., , , , , , , , , und 1 andere Autor(en). VLSI-SoC (Selected Papers), Volume 621 von IFIP Advances in Information and Communication Technology, Seite 301-321. Springer, (2020)