( en | de | ru )

 

Disambiguierung von "Maneux, Cristell"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
0.4-μm InP/InGaAs DHBT with a 380-GHz $f_T$, > 600-GHz $f_\max$ and BVCE0 > 4.5 V.

, , , , , , , und . BCICTS, Seite 1-4. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Maneux, Cristell
Eine Person hinzufügen mit dem Namen Maneux, Cristell
 

Weitere Publikationen von Autoren mit dem selben Namen

Measurement based accurate definition of the SOA edges for SiGe HBTs., , , und . BCICTS, Seite 1-4. IEEE, (2019)Physics-based electrical compact model for monolayer Graphene FETs., , , , , , und . ESSDERC, Seite 240-243. IEEE, (2016)Pulsed I(V) - pulsed RF measurement system for microwave device characterization with 80ns/45GHz., , , , , und . ESSDERC, Seite 189-192. IEEE, (2012)Qualitative assessment of epitaxial graphene FETs on SiC substrates via pulsed measurements and temperature variation., , , , , und . ESSDERC, Seite 305-308. IEEE, (2014)Electrothermal modeling of junctionless vertical Si nanowire transistors for 3D logic circuit design., , , , , , , , , und . ESSDERC, Seite 57-60. IEEE, (2023)Electro-Thermal Limitations and Device Degradation of SiGe HBTs with Emphasis on Circuit Performance., , , , , , , , , und 1 andere Autor(en). BCICTS, Seite 1-7. IEEE, (2021)InP DHBT Characterization up to 500 GHz and Compact Model Validation Towards THz Circuit Design., , , , , , , , und . BCICTS, Seite 1-4. IEEE, (2021)1/f Noise in 3D vertical gate-all-around junction-less silicon nanowire transistors., , , und . ESSDERC, Seite 34-37. IEEE, (2017)From nanoscale technology scenarios to compact device models for ambipolar devices., , und . ICECS, Seite 57-61. IEEE, (2010)Advancements on reliability-aware analog circuit design., , , , , , , , , und . ESSCIRC, Seite 46-52. IEEE, (2012)