( en | de | ru )

 

Disambiguierung von "Hariyama, Masanori"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Data-Transfer-Aware Design of an FPGA-Based Heterogeneous Multicore Platform with Custom Accelerators.

, , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 98-A (12): 2658-2669 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hariyama, Masanori
Eine Person hinzufügen mit dem Namen Hariyama, Masanori
 

Weitere Publikationen von Autoren mit dem selben Namen

Non-Volatile Multi-Context FPGAs Using Hybrid Multiple-Valued/Binary Context Switching Signals., , , und . ERSA, Seite 309-310. CSREA Press, (2008)Benchmarks for FPGA-Targeted High-Level-Synthesis., , und . CANDAR, Seite 232-238. IEEE, (2019)Implementation of an FPGA-Oriented Complex Number Computation Library Using Intel OneAPI DPC++., , und . MWSCAS, Seite 1-4. IEEE, (2022)Hardware-oriented succinct-data-structure based on block-size-constrained compression., , und . SoCPaR, Seite 136-140. IEEE, (2015)Low-Power Field-Programmable VLSI Processor Using Dynamic Circuits., , und . ISVLSI, Seite 243-248. IEEE Computer Society, (2004)Switch Block Architecture for Multi-Context FPGAs Using Hybrid Multiple-Valued/Binary Context Switching Signals., , und . ISMVL, Seite 17. IEEE Computer Society, (2006)Evaluation of an FPGA-Based Heterogeneous Multicore Platform with SIMD/MIMD Custom Accelerators., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 96-A (12): 2576-2586 (2013)Memory Allocation Exploiting Temporal Locality for Reducing Data-Transfer Bottlenecks in Heterogeneous Multicore Processors., , , und . IEEE Trans. Circuits Syst. Video Techn., 21 (10): 1453-1466 (2011)Efficient data transfer scheme using word-pair-encoding-based compression for large-scale text-data processing., , , und . APCCAS, Seite 639-642. IEEE, (2014)Genetic Approach to Minimizing Energy Consumption of VLSI Processors Using Multiple Supply Voltages., , und . IEEE Trans. Computers, 54 (6): 642-650 (2005)