( en | de | ru )

 

Disambiguierung von "Shibata, Hajime"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Digital Filtering ADC With Programmable Blocker Cancellation for Wireless Receivers.

, , , und . IEEE J. Solid State Circuits, 53 (3): 681-691 (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hajime Sakai

Daisuke Shibata

Tomohiro Shibata

Hajime Konno

Hajime Myoken

 

Weitere Publikationen von Autoren mit dem selben Namen

Frequency Response Analysis of Latch Utilized in High-Speed Comparator., , , und . ICECS, Seite 1077-1080. IEEE, (2006)A LTE RX front-end with digitally programmable multi-band blocker cancellation in 28nm CMOS., , , und . CICC, Seite 1-4. IEEE, (2017)A DC-to-1 GHz Tunable RF Delta Sigma ADC Achieving DR = 74 dB and BW = 150 MHz at f0 = 450 MHz Using 550 mW., , , , , , , und . IEEE J. Solid State Circuits, 47 (12): 2888-2897 (2012)A 6.4-GS/s 1-GHz BW Continuous-Time Pipelined ADC with Time-Interleaved Sub-ADC-DAC Achieving 61.7-dB SNDR in 16-nm FinFET., , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Automated Design of Analog Circuits Using Cell-Based Structure ., , und . Evolvable Hardware, Seite 85-92. IEEE Computer Society, (2002)A 1-MHz-Bandwidth Continuous-Time Delta-Sigma ADC Achieving >90dB SFDR and >80dB Antialiasing Using Reference-Switched Resistive Feedback DACs., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-2. IEEE, (2023)Measurement System for Switching Current Distribution in Intrinsic Josephson Junctions., , , , und . IEICE Trans. Electron., 90-C (3): 605-606 (2007)A -89-dBc IMD3 DAC Sub-System in a 465-MHz BW CT Delta-Sigma ADC Using a Power and Area Efficient Calibration Technique., , , , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 65-II (7): 859-863 (2018)A Digital Filtering ADC With Programmable Blocker Cancellation for Wireless Receivers., , , und . IEEE J. Solid State Circuits, 53 (3): 681-691 (2018)15.5 A 930mW 69dB-DR 465MHz-BW CT 1-2 MASH ADC in 28nm CMOS., , , , , , , , , und . ISSCC, Seite 278-279. IEEE, (2016)